1. DRC的定义与目的

在物理验证中DRC 可以确保后端设计的版图满足晶圆厂的工艺制造要求，DRC验证通常会对最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区的最小交叠等工艺限制进行检查。设计规则检查（Design Rule Check）是数字集成电路后端物理验证的核心环节，主要验证版图（Layout）是否符合芯片制造工艺的设计规则。DRC验证可以确保芯片在生产制造以后， 器件性能的正确性，其核心目标：

确保可制造性：防止因版图几何尺寸违反工艺极限导致良率下降规避电气故障：避免短路、断路等物理缺陷工艺兼容性：适配特定工艺节点（如n3e, n2p）的物理约束

2. 关键检查内容

DRC验证主要覆盖以下几何规则（以典型28nm工艺为例）：

规则类型说明数学表达式示例最小间距规则金属线/多晶硅间最小距离$d_{min}(M1) \geq 0.05\mu m$最小宽度规则晶体管栅极/金属线最小宽度$w_{min}(Poly) \geq 0.03\mu m$覆盖规则接触孔（Contact）与金属层的重叠量$ov_{ct} \geq 0.02\mu m$密度规则金属层密度需满足工艺均匀性要求$0.3 \leq \rho_{metal} \leq 0.8$天线效应规则防止等离子刻蚀损伤栅氧$\frac{A_{gate}}{P_{diff}} < 500$

3. 典型工具链及验证流程

验证工具：Calibre®（Mentor）、IC Validator®（Cadence）、Pegasus®（Synopsys）输入文件：

GDSII/OASIS版图数据工艺厂提供的DRC规则文件（.rul/.tcl）

输出报告：错误坐标映射图（Error Markers）和分级报告

4. DRC验证的GDSII数据准备

1. GDSII文件的导出

Innovus导出的 GDSII数据中，一般只包含金属层的信息，没有器 件的内部的结构，所以在DRC的验证过程中需要将 标准单元、IP和IO的GDSII数据合并进去。

2. GDSII合并

3.添加Dummy

芯片在制造的过程中，由于硅表面的高低起伏，会影响到光刻的准度，每一层的制造中需要 进行化学机械抛光，使得表面平整，在抛光的过程 中，芯片中的金属、多晶硅、二氧化硅等密度如果不够均匀，导致部分区域密度较大，部分区域密度较小，抛光的过程中密度较低的地方可能会产生凹陷.这会影响到后续工序的精确度，导致芯片的良率下降。

所以需要在多晶硅、金属密 度不够的地方填充Dummy，加入的Dummy处于悬空 状态不接任何信号。

在使用Calibre 添加的Dummy，可以分为OD（Oxide,SiO2）的Dummy 和PO（Polysilicon）的Dummy

5.常见问题与解决

密度违规：添加填充图形（Dummy Fill）间距违规：自动布线优化或手动调整天线效应：插入跳线层（Jumper）或二极管保护边缘规则错误：使用基于机器学习的版图预测工具